[POSTECH·日 NIMS, 이중층 그래핀의 가장자리 상태가 전자 이동에 미치는 영향 규명]

물리학과 이길호 교수, 통합과정 정현우 씨 연구팀이 일본 국립재료과학연구소(NIMS) 와타나베 켄지(Kenji Watanabe) 박사, 타니구치 타카시(Takashi Taniguchi) 박사 연구팀과의 공동 연구를 통해 이중층 그래핀의 가장자리 상태와 전자의 이동 및 비국소 수송 메커니즘을 밝혀냈다. 이번 연구는 나노 기술 분야 국제 학술지인 ‘나노 레터스(Nano Letters)’에 게재됐다.

‘이중층 그래핀’은 두 겹의 그래핀 층으로 구성된 소재로 외부 전기장을 이용해 전자의 이동에 중요한 밴드 간극(band gap)을 조절할 수 있다. 그 덕분에 기존의 트랜지스터를 뛰어넘는 차세대 정보 기술인 ‘밸리트로닉스(valleytronics)^*1’의 핵심 소재로 주목받고 있다. 밸리트로닉스는 전자의 에너지 구조에서 특정 정보 저장 단위인 ‘계곡(valley)’을 활용하는 기술로 전하를 기반으로 한 기존 전자 소자나 스핀트로닉스(spintronics)보다 빠르고 효율적인 데이터 처리가 가능해 큰 기대를 모으고 있다.

밸리트로닉스에서 중요한 개념 중 하나는 ‘계곡 홀 효과(valley Hall effect)’^*2다. 이는 전자가 물질 내부에서 특정 에너지 상태(계곡)를 따라 이동하며, 전자의 흐름 방향이 나뉘는 현상을 의미한다. 그로 인해, 전기가 흐르지 않아야 할 곳에서도 저항이 나타나는 ‘비국소 저항’이라는 독특한 현상이 발생한다.

기존 연구에서는 이 ‘비국소 저항’이 계곡 홀 효과의 증거로 여겨졌지만, 일부 학자들은 소자 가장자리의 불순물이나 제작 공정 등 외부 요인이 영향을 미쳤을 가능성을 제기하며 여전히 논쟁이 이어지고 있다.

연구팀은 이중층 그래핀의 비국소 저항 발생 원인을 밝히기 위해 이중 게이트^*3 구조로 밴드 간극을 조절할 수 있는 그래핀 소자를 제작했다. 그리고, 자연적으로 형성된 가장자리와 ‘반응성 이온 식각(Reactive Ion Etching)^*4 공정’으로 가공된 깎아낸 가장자리를 비교해 전기적 특성을 분석했다.

그 결과, 자연적으로 형성된 가장자리에서는 비국소 저항값이 기존 예측값과 일치했다. 반면, 식각 공정으로 가공된 가장자리에서는 저항값이 예측값보다 무려 100배 이상 증가했다. 이는 제작 공정 과정에서 계곡 홀 효과와 관계없는 추가적인 전도 경로 때문으로, 이러한 경로는 기존 실험에서 이중층 그래핀 소자의 밴드 간극 감소 현상을 설명할 수 있다.

논문 1저자인 정현우 씨는 “소자 제작 과정에서 필수적으로 사용되는 식각 공정이 비국소 전송에 미치는 영향이 지금까지 충분히 고려되지 않았다”라며, “이번 연구는 이러한 문제를 재조명하고, 앞으로 밸리트로닉스 소자의 설계와 개발에 중요한 단서를 제공할 것”이라는 말을 전했다.

한편, 이 연구는 한국연구재단, 과학기술정보통신부, 정보통신기획평가원, Air Force Office of Scientific Research, 기초과학연구원, 삼성미래기술육성사업, 삼성전자, 일본 학술진흥회(JSPS KAKENHI), World Premier International Research Center Initiative(WPI) 등의 지원을 받아 수행됐다.

DOI: https://doi.org/10.1021/acs.nanolett.4c02660

1. 밸리트로닉스(Valleytronics)
전자의 계곡(Valley) 자유도를 활용해 정보를 처리하고 저장하는 신개념 전자기기 기술.

2. 계곡 홀 효과(Valley Hall effect)
그래핀과 같은 물질에서 K와 K’ 계곡 전자가 서로 반대 운동량을 가지고 이동하며 카이럴(chiral) 전류를 형성하는 위상 수송 현상.

3. 이중 게이트 소자(Dual-gate device)
상부와 하부의 2개 전극을 통해 전기장을 제어하며, 전하 밀도와 밴드 간극을 독립적으로 조절할 수 있는 소자.

4. 반응성 이온 식각(Reactive ion etching)
플라즈마를 이용해 물질을 선택적으로 제거하는 미세 가공 기술로, 나노소자 제작에서 널리 사용됨.