기획특집 ②
반도체의 구조와 MOSFET

 

지금까지 반도체의 기본이 되는 PN 접합을 알아보았습니다. PN 접합의 유용한 성질은 적절한 금속과 반도체의 접촉을 형성시켜 주는 것만으로도 얻어낼 수 있는데요, 금속과 반도체를 접합하고 이들을 여러 층으로 쌓아 올리며 다양한 소자 개발의 가능성이 열렸습니다. 특히, 전계 효과 트랜지스터(FET)는 정보를 저장하고 회로를 동작하게 함으로써 컴퓨터를 탄생시켰습니다. 현재는 금속, 산화막, 반도체를 접합한 MOSFET이 메모리 소자의 핵심을 맡고 있죠. 지금부터 알아보도록 합시다!

 

금속과 반도체를 붙이면? MS 접합

일함수1가 다른 두 금속을 접촉시키면 p형과 n형 반도체를 접촉시키는 것과 같은 효과를 이끌어낼 수 있습니다. 특히 반도체와 금속 간의 접합을 MS 접합이라고 부르는데요, 금속-반도체 접합이 특히 중요한 이유는 바로 우리 주변의 소자들은 반도체로만 이루어져 있지 않기 때문입니다. 반도체 소자는 ‘채널’이라고 부르는 소자의 성질을 결정하는 부분과 전극으로 이루어져 있습니다. 이때 채널과 전극을 연결하는 부분에서 금속-반도체 접합에 대한 해석이 매우 중요해지게 됩니다. n형 반도체를 예로 들어봅시다. n형 반도체의 페르미 준위가 금속의 페르미 준위보다 높게 형성되어 있으므로 반도체에서 금속으로 전자의 확산이 일어나게 됩니다.

그림 1. n형 반도체의 페르미 준위가 금속의 페르미 준위보다 높다.

그러므로, 꼭지 1에서 봤듯이 두 물질이 접촉하여 열평형상태가 되면 페르미 준위가 일정해집니다. 금속의 페르미 준위와 반도체의 페르미 준위가 일치되도록 접촉이 형성되면 어떤 일이 일어날까요?

그림 2. 금속과 반도체가 접합될 경우 페르미 준위끼리 평형을 이루면서 쇼트키 장벽이 형성된다.

n형 반도체를 조금 더 큰 일함수를 가지는 금속과 접촉하는 경우 위 그림과 같이 전위 장벽이 형성됩니다. 이를 ‘쇼트키 장벽’이라 부릅니다. n형 MS 접합의 경우 순방향 바이어스를 걸면 n형 반도체 부분의 페르미 준위가 높아져 내부 전위 장벽이 낮아지고 전자가 흐르게 됩니다. 반면, 역방향 바이어스를 걸면 내부 전위 장벽이 높아져 전자가 장벽을 넘지 못하게 됩니다. p형 반도체의 경우 금속의 일함수가 반도체의 일함수보다 작은 경우에 같은 원리로 쇼트키 장벽 형성이 가능합니다. 이러한 쇼트키 접촉의 특성을 살펴보니 어떤가요? 바로 PN 접합 다이오드와 같은 특성을 보인다는 것을 알 수 있습니다.
MOSFET에 MS 접합을 사용할 때는 쇼트키 장벽을 낮춰서 오믹 접합상태를 만들거나, 반도체 쪽의 도핑농도를 매우 높여서 쇼트키 장벽을 뚫고 전류가 흐를 수 있도록 하는 유사 오믹 접합을 만들게 됩니다. 그래야 반도체 채널에서 흘러나온 전류가 배선으로 원활하게 흐르게 됩니다.

 

반도체 소자의 핵심, 트랜지스터

우리가 만드는 소자는 어떤 기능을 수행해야 할까요? 흔히 말하는 반도체 소자는 대부분 트랜지스터를 의미합니다. 이제 FET라 불리는 전계 효과 트랜지스터의 동작에 대해서 알아보도록 하겠습니다. FET에서는 트랜지스터에 인가된 전압에 의한 전계가 형성되고 이 전계의 세기로 전류를 제어합니다. 구체적으로는 두 단자를 통하는 전류가 제 3의 단자에 흐르는 전류나 전압을 통해서 제어될 수 있는 특징을 가지고 있습니다. 이는 교류신호를 증폭시키거나 전류가 흐르지 않다가 흐르도록 하는 스위칭 기능을 구현할 수 있게 합니다. 이를 통해 0(전류가 흐르지 않는 상태)과 1(전류가 흐르는 상태)의 이진수를 표현할 수 있게 되면서 컴퓨터를 만들 수 있게 된 것이죠.

그림 3. 트랜지스터의 구조, VG는 게이트 전압을 나타낸다.

트랜지스터는 위와 같은 구조를 가집니다. 게이트 전압을 조절하면 트랜지스터 양단의 전압값과 전류값이 달라집니다. 이 관계를 나타내는 곡선을 전압-전류 특성 곡선이라고 합니다.

그림 4. 트랜지스터의 전압-전류 특성 곡선. 게이트 전압의 크기별로 트랜지스터 양단에 걸리는 전압-전류 특성에 대한 여러 곡선이 나타나고 있다.

그림 4 곡선에서 게이트 전압이 0.5 V, 1 V…로 커지며 다른 여러 개의 곡선을 만들고 있습니다. 게이트 전압의 작은 변화로도 소자에 흐르는 전류값에 큰 변화가 발생하는 증폭 효과를 얻을 수 있습니다. 작은 제어 전류로 소자에 흐르는 전류를 0에서 최대치까지 크게 변화시키면 스위칭 기능을 하게 됩니다. 스위칭 기능은 디지털 회로 구성에서 유용하게 쓰이죠.

 

금속-산화막-반도체를 붙인 MOSFET

지금까지 알아보았던 PN 접합과 MS 접합을 응용하면 트랜지스터를 만들 수 있습니다. 특히 디지털 회로에서 가장 널리 사용되는 전자 소자는 금속-절연체-반도체 트랜지스터인 MOSFET입니다. FET에서 전자가 흘러나오는 곳을 Source 채널, 전자가 흘러가는 끝을 Drain 채널이라고 합니다. 전자는 Source 채널에서 나와 Drain 채널까지 흘러가야 합니다.

그림 5. 일반적인 MOSFET의 구조

MOSFET의 기본 구조는 위와 같습니다. p형으로 도핑된 실리콘 기판 위에 우물을 두 개 파고 고농도로 도핑된 n형 Source/Drain 영역을 만듭니다. 여기에는 contact 금속이 접합됩니다. 우물이 없는 중앙에는 게이트 채널 금속이 게이트 절연막 위에 형성됩니다. 이때, 실리콘 기판과 금속의 직접 접합을 막는 절연체 역할로 실리콘 산화막(SiO2)이 사용됩니다. 절연체는 왜 필요한 것일까요? MS 접합에서 금속에 전압을 걸어주고 한쪽을 접지시키면 금속에서 반도체로 전류가 흐르는 것을 보았습니다. 그렇기에 절연체로 그 사이를 막아 Gate와 채널 사이에 전류가 흐르지 못하게 하고, Source와 Drain부분이 각각 양과 음으로 대전되어 그 사이에 전기장이 형성되도록 하는 것입니다.
이제 MOSFET의 에너지 준위를 나타낸 그림을 살펴봅시다. Source에서 Drain으로 지나가는 전자에 대한 전위 장벽이 있게 됩니다. 고농도로 도핑된 n형 영역의 페르미 준위(전도대에 가까움)와 p형 영역의 페르미 준위(가전자대에 가까움)가 평형을 이루기 때문입니다. 그림으로 보면 아래와 같습니다.

그림 6. MOSFET의 Source-Channel-Drain간 에너지 대역도

이제 Gate 채널에 양전압을 인가하면 어떻게 될까요? 그러면 전위 장벽이 낮아지면서 전류가 흐를 준비가 완료됩니다. 위로 볼록 솟은 부분이 낮아지며 장벽이 줄어든다는 뜻이죠. 반대로 Gate 채널에 음전압을 인가하면 전위 장벽이 높아지며 전류가 흐르지 않습니다. 이렇게 Gate를 이용해서 전류가 흐를 조건과 흐르지 않을 조건을 조절할 수 있습니다.

그림 7. MOSFET의 전류-전압 특성 곡선, 드레인 전류를 y축, 드레인-소스 전압을 x축으로 하여 나타내었다. Gate 전압값의 변화에 따라 여러 곡선이 나타난다.

이때 전류가 흐를 수 있도록 전위 장벽을 충분히 낮추는 데 Gate에 인가되어야 하는 최소 전압을 문턱 전압이라고 합니다. 즉, Source와 Gate 간의 전압2이 문턱 전압보다 크냐 작냐에 따라서 전류가 흐르냐 흐르지 않느냐가 결정됩니다. 전류가 흐르는 영역은 Gate 전압이 문턱 전압보다 클 때 옴의 법칙과 비슷하게 Drain 전압에 비례하여 전류가 증가하는 선형영역과, Drain 전압의 크기가 더욱 커져서 Gate와 Drain 간의 전압 차가 문턱 전압에 도달한 이후에는 더 이상 전류의 크기가 증가하지 않는 포화영역, 두 영역으로 나누어집니다. 더 자세한 내용이 궁금한 친구들은 MOSFET 동작 상태에 대해 추가로 공부해 보도록 합시다!

MOSFET은 반도체의 현재라고 할 수 있습니다. 그렇다면 반도체의 미래는 어떨까요? 기술이 발전하고 인공지능에 대한 수요가 높아짐에 따라서 인공지능 반도체의 필요성이 증가하고 있습니다. 인공지능의 구현을 위해서는 많은 양의 병렬적 연산과 엄청난 전력이 필요합니다. 그렇다면 오로지 인공지능만을 위해 연구되고 있는 특별한 구조의 인공지능 반도체에 대해서 알아볼까요?

 

글. 반도체공학과 23학번 29기 알리미 김세현

 

[각주]
1. 금속 표면으로부터 전자 1개를 떼어내는데 필요한 에너지. 즉, 페르미 준위에서 진공 준위까지 전자를 올리는 데 필요한 에너지
2. Source는 접지되어 있기 때문에 Source 의 전위는 0. 따라서 Source와 Gate간의 전압 차는 Gate전압임. 이하 Gate 전압으로 표기

[그림 출처]
그림 1, 2. 필자 자체제작
그림 3. Solid State Electronic Devices 7th ed. – Beg G. Streetman, Sanjay Kumar Banerjee, Pearson, Figure 6-2(a), 280p
그림 4. Solid State Electronic Devices 7th ed. – Beg G. Streetman, Sanjay Kumar Banerjee, Pearson, Figure 6-2(b), 280p
그림 5. Solid State Electronic Devices 7th ed. – Beg G. Streetman, Sanjay Kumar Banerjee, Pearson, Figure 6-10(a), 292p
그림 6. Solid State Electronic Devices 7th ed. – Beg G. Streetman, Sanjay Kumar Banerjee, Pearson, Figure 6-10(a), 292p
그림 7. Yeji11 (2020), MOSFET I-V 특성 정리, 공대생 예디의 블로그, https://yeji1214.tistory.com/53

[참고 문헌]
Solid State Electronic Devices 7th ed. – Beg G. Streetman, Sanjay Kumar Banerjee, Pearson