교원프로필

이영주 사진
교원에 대한 정보를 나타내는 표입니다.
성명 이영주
소속 전자전기공학과
전화번호 054-279-2369
E-mail youngjoolee@postech.ac.kr
Homepage https://sites.google.com/view/epiclab

학력

  • 2010.02 ~ 2014.02 한국과학기술원 (박사-회로및시스템)
  • 2008.02 ~ 2010.01 한국과학기술원 (석사-회로및시스템)
  • 2003.03 ~ 2008.02 한국과학기술원 (학사-회로및시스템)

주요경력

  • 2015.03 ~ 2017.01 : 광운대학교 전자공학과
  • 2014.05 ~ 2015.02 : IMEC

전문분야

  • Microprocessor architectures
  • Embedded SoC designs and optimizations
  • Ultra-low-power VLSI designs
  • Advanced signal processing algorithms for embedded systems

학술지

국제전문학술지

  • Massive MIMO Systems With Low-Resolution ADCs: Baseband Energy Consumption vs. Symbol Detection Performance, IEEE ACCESS, , 7, 6650-6660 (2019)
  • Rapid Balise Telegram Decoder With Modified LFSR Architecture for Train Protection Systems, IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS II-EXPRESS BRIEFS, , 66, 272-276 (2019)
  • High-Throughput and Low-Latency Digital Baseband Architecture for Energy-Efficient Wireless VR Systems, ELECTRONICS, , 8, - (2019)
  • Analysis of Counting Bloom Filters Used for Count Thresholding, Electronics (Basel), , 8, - (2019)
  • Selective deep convolutional neural network for low cost distorted image classification, IEEE Access, , 7, 133030-133042 (2019)
  • Approximate Radix-4 Booth Multiplication Circuit, JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE, , 19, 435-445 (2019)
  • Memory-Reduced Network Stacking for Edge-Level CNN Architecture With Structured Weight Pruning, IEEE JOURNAL ON EMERGING AND SELECTED TOPICS IN CIRCUITS AND SYSTEMS, , 9, 735-746 (2019)
  • Energy-Efficient Symmetric BC-BCH Decoder Architecture for Mobile Storages, IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS I-REGULAR PAPERS, , 66, 4462-4475 (2019)
  • Area-Optimized Fully-Flexible BCH Decoder for Multiple GF Dimensions, IEEE Access, , 6, 14498-14509 (2018)
  • Energy-efficient Key-equation Solving Algorithm for BCH Decoding, JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE, , 18, 518-524 (2018)
  • Area-optimized Syndrome Calculation for ReedSolomon Decoder, JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE, , 18, 609-615 (2018)
  • Diagonally-reinforced lane detection scheme for high-performance advanced driver assistance systems, JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE, , 17, 79-85 (2017)
  • A 2-8 GHz adaptive duty-cycle corrector loop with background calibration, INTERNATIONAL JOURNAL OF ELECTRONICS, , 104, 1578-1588 (2017)
  • Novel folded-KES architecture for high-speed and area-efficient BCH decoders, IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS II-EXPRESS BRIEFS, , 64, 535-539 (2017)
  • Energy-efficient reconfigurable FEC processor for multi-standard wireless communication systems, JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE, , 17, 333-340 (2017)
  • Mismatch-tolerant capacitor array structure for junction-splitting SAR analog-to-digital conversion, JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE, , 17, 388-400 (2017)
  • Sharpness-aware real-time haze removal algorithm for advanced driver assistance systems, Journal of Semiconductor Technology and Science, , 17, 765-770 (2017)
  • Memory-reduced turbo decoding architecture using NII metric compression, IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS II-EXPRESS BRIEFS, , 63, 211-215 (2016)
  • Energy-scalable 4KB LDPC decoding architecture for NAND-flash-based storage systems, IEICE TRANSACTIONS ON ELECTRONICS, , E99C, 291-301 (2016)
  • Low-power parallel Chien search architecture using a two-step approach, IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS II-EXPRESS BRIEFS, , 63, 269-273 (2016)
  • Low-complexity tree architecture for finding the first two minima, IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS II-EXPRESS BRIEFS, , 62, 61-64 (2015)
  • Area and energy efficient 802.11ad LDPC decoding processor, ELECTRONICS LETTERS, , 51, 339-340 (2015)
  • Low-complexity CRC-aided early stopping unit for parallel turbo decoder, ELECTRONICS LETTERS, , 51, 1660-1661 (2015)
  • Efficient parallel architecture for linear feedback shift registers, IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS II-EXPRESS BRIEFS, , 62, 1068-1072 (2015)
  • High-throughput and low-complexity BCH decoding architecture for solid-state drives, IEEE TRANSACTIONS ON VERY LARGE SCALE INTEGRATION (VLSI) SYSTEMS, , 22, 1183-1187 (2014)
  • Single-step glitch-free NAND-based digitally controlled delay lines using dual loops, ELECTRONICS LETTERS, , 50, 930-931 (2014)
  • Area-efficient method to approximate two minima for LDPC decoders, ELECTRONICS LETTERS, , 50, 1701-U121 (2014)
  • A 2.74-pJ/bit, 17.7-Gb/s iterative concatenated-BCH decoder in 65-nm CMOS for NAND flash memory, IEEE JOURNAL OF SOLID-STATE CIRCUITS, , 48, 2531-2540 (2013)
  • Area-efficient syndrome calculation for strong BCH decoding, ELECTRONICS LETTERS, , 47, 107- (2011)
  • Low-complexity parallel Chien search structure using two-dimensional optimization, IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS II-EXPRESS BRIEFS, , 58, 522-526 (2011)
  • Design of a scalable and programmable sound synthesizer, IEEE TRANSACTIONS ON VERY LARGE SCALE INTEGRATION (VLSI) SYSTEMS, , 18, 875-886 (2010)

국내전문학술지

  • Sharpness-aware evaluation methodology for haze-removal processing in automotive systems, IEIE Transactions on Smart Processing and Computing, , 5, 390-394 (2016)

일반학술지

  • 효율적 메모리 관리를 통한 모바일 CNN 가속기의 최적화, 전자공학회지, , , - (2018)
  • 고효율 디지털 신호처리를 위한 근사 곱셈기 설계, 전자공학회지, , 44, 24-31 (2017)
  • Core-A: 고성능 32-bit 임베디드 RISC 프로세서, 전자공학회지, , , - (2013)

학술회의논문

학회발표

  • 저지연 물리계층보안 기술을 위한 AES+Hash 통합 베이스밴드 시스템, 제 27회 한국반도체학술대회 논문집, 0, 0, - (2020)
  • 인공 신경망 기반 고성능 LDPC 복호화 기법, 제 27회 한국반도체학술대회 논문집, 0, 0, - (2020)
  • 멀티터치 감지기를 위한 SPI 컨트롤러 구조, 대한전자공학회 2019년도 추계학술대회 논문집, 0, 0, - (2019)
  • FPGA-based sparsity-aware CNN accelerator for noise-resilient edge-level image recognition, Proceedings of IEEE Asian Solid-State Circuits Conference (A-SSCC) 2019, 0, 0, - (2019)
  • Design of a low-power BLE5-based wearable device for tracking movements of football players, Proceedings of International SoC Design Conference (ISOCC) 2019, 0, 0, - (2019)
  • Similarity-based LSTM architecture for energy-efficient edge-level speech recognition, Proceedings of ACM/IEEE International Symposium on Low Power Electronics and Design (ISLPED) 2019, 0, 0, - (2019)
  • MixNet: An energy-scalable and computationally lightweight deep learning accelerator, Proceedings of ACM/IEEE International Symposium on Low Power Electronics and Design (ISLPED) 2019, 0, 0, - (2019)
  • Selective deep convolutional neural network for low cost distorted image classification, Work In Progress Poster Session, 0, 0, - (2019)
  • Ultra-low-latency parallel SC polar decoding architecture for 5G wireless communications, Proceedings of IEEE International Symposium on Circuits and Systems (ISCAS) 2019, 0, 0, - (2019)
  • Low-complexity dynamic channel scaling of noise-resilient CNN for intelligent edge devices, Proceeding of IEEE/ACM Design, Automation and Test in Europe (DATE) 2019, 0, 0, - (2019)
  • Multi-level weight indexing scheme for memory-reduced convolutional neural network, Proceedings of EEE International Conference on Artificial Intelligence Circuits and Systems (AICAS) 2019, 0, 0, - (2019)
  • FPGA 기반의 고해상도 generative adversarial network 가속기 구현, 제26회 한국반도체학술대회, 0, 0, - (2019)
  • 고속 무선 비디오 전송을 위한 interleaved BCH 시스템의 구현, 제26회 한국반도체학술대회, 0, 0, - (2019)
  • Super resolution generative adversarial network (SRGAN) 모델 경량화, 제26회 한국반도체학술대회, 0, 0, - (2019)
  • Performance analysis and optimization of low-latency SC polar decoder, 2019년도 한국통신학회 동계종합학술발표회, 0, 0, - (2019)
  • Massive MIMO 시스템을 위한 통합 심볼 검출기 설계, 제1회 반도체공학회 학술대회, 0, 0, - (2018)
  • Multi-mode LSTM network for energy-efficient speech recognition, IEEE ISOCC 2018, 0, 0, - (2018)
  • Fixed-point quantization of 3D convolutional Neural Networks for energy-efficient action recognition, IEEE ISOCC 2018, 0, 0, - (2018)
  • RS 부호를 위한 저면적 신드롬 연산기, 2018 SoC 학술대회, 0, 0, - (2018)
  • BCH 부호를 위한 저전력 에너지 키-방정식 풀이 알고리즘, 2018 SoC 학술대회, 0, 0, - (2018)
  • Massive MIMO용 심볼 검출기 HW의 성능 분석, 제28회 통신정보 합동학술대회, 0, 0, - (2018)
  • On the accurate UBER calculation of FEC system with guaranteed error correction capability, 제25회 한국반도체학술대회, 0, 0, - (2018)
  • 인공 신경망의 데이터 정밀도와 인식률 간의 관계에 대한 연구, 제25회 한국반도체학술대회회, 0, 0, - (2018)
  • A 2.4pJ/bit, 6.37Gb/s SPC-enhanced BC-BCH decoder in 65nm CMOS for NAND flash storage systems, IEEE ASP-DAC 2018, 0, 0, - (2018)
  • An energy-optimized (37840, 34320) symmetric BC-BCH decoder for healthy mobile storages, IEEE A-SSCC 2017, 0, 0, - (2017)
  • High-performance two-step Lagrange interpolation technique for 4K UHD applications, IEEE ISOCC 2017, 0, 0, - (2017)
  • 건강한 모바일 스토리지를 위한 초저전력 오류정정 시스템, 대한전자공학회 하계종합학술대회 2017, 0, 0, - (2017)
  • 근사 연산을 활용한 고속 연속 제거 기반 극 부호 복호기, 제24회 한국반도체학술대회, 0, 0, - (2017)
  • 인공 신경망을 이용한 차선 곡률 검출에 대한 연구, 제24회 한국반도체학술대회회, 0, 0, - (2017)
  • Area-efficient SC FFT with CORDIC-based approximations, 제24회 한국반도체학술대회회, 0, 0, - (2017)
  • 실시간 차선 검출을 위한 카메라 왜곡 보정의 최적화, 제24회 한국반도체학술대회회회, 0, 0, - (2017)
  • FPGA-based real-time lane detection for advanced driver assistance systems, IEEE APCCAS 2016, 0, 0, - (2016)
  • Area-efficient and high-speed binary divider architecture for bit-serial interfaces, IEEE ISOCC 2016, 0, 0, - (2016)
  • Sharpness-aware real-time haze removal for advanced driver assistance systems, IEEE ISOCC 2016, 0, 0, - (2016)
  • 온칩 디버그 시스템을 적용한 효율적인 임베디드 환경의 구현, 대한전자공학회 하계종합학술대회 2010, 0, 0, - (2016)
  • 오류 정정 시스템을 위한 양자화된 가우시안 잡음 발생기, JCCI 2016, 0, 0, - (2016)
  • FPGA implementation of quantized Gaussian noise channel for error-control system verification, 제23회 한국반도체학술대회, 0, 0, - (2016)
  • Low-latency error-detection and synchronization architecture for high-speed RFID based train protection systems, 제23회 한국반도체학술대회, 0, 0, - (2016)
  • Diagonally-reinforced lane detection scheme for high-performance ADAS, 제23회 한국반도체학술대회, 0, 0, - (2016)
  • Hardware optimizations of hard-decision ECC decoders for MLC NAND flash memories, IEEE ISOCC 2015, 0, 0, - (2015)
  • 7.3Gb/s universal BCH encoder and decoder for SSD controllers, IEEE ASP-DAC 2014, 0, 0, - (2014)
  • 2차원 부호화 기법을 이용한 7.34Gb/s (70528, 65536) 연접-BCH 부호화기, 대한전자공학회 하계종합학술대회 2013, 0, 0, - (2013)
  • A 3Gb/s 2.09mm2 100b error-correcting BCH decoder in 0.13um CMOS process, IEEE ASP-DAC 2013, 0, 0, - (2013)
  • Low-latency area-efficient decoding architecture for shortened Reed-Solomon codes, IEEE ISOCC 2012, 0, 0, - (2012)
  • 고성능 솔리드 스테이스 드라이브를 위한 비씨에이치 복호기와 리드 솔로몬 복호기의 복잡도 비교, 대한전자공학회 하계종합학술대회 2012, 0, 0, - (2012)
  • Small-area parallel syndrome calculation for strong BCH decoding, IEEE ICASSP 2012, 0, 0, - (2012)
  • 6.4Gb/s multi- threaded BCH encoder and decoder for multi-channel SSD controllers, IEEE ISSCC 2012, 0, 0, - (2012)
  • 다양한 저면적 고성능 리드 솔로몬 복호기를 위한 생성기의 구현, 대한전자공학회 추계종합학술대회 2011, 0, 0, - (2011)
  • Statistical modeling of capacitor mismatch effects for successive approximation register ADCs, IEEE ISOCC 2011, 0, 0, - (2011)
  • Low-complex BPSK demodulation using absolute comparison, IEEE ICECS 2010, 0, 0, - (2010)
  • 온칩 디버그 시스템을 적용한 효율적인 임베디드 환경의 구현, 대한전자공학회 하계종합학술대회 2010, 0, 0, - (2010)
  • Capacitor array structure and switching control scheme to reduce capacitor mismatch effects for SAR analog-to-digital converters, IEEE ISCAS 2010, 0, 0, - (2010)
  • A fully-integrated reader system for mobile UHF RFID, 제17회 한국반도체학술대회, 0, 0, - (2010)
  • A scalable and programmable sound synthesizer, IEEE ISCAS 2009, 0, 0, - (2009)
  • Design of a scalable sound synthesizer, IEEE ISOCC 2008, 0, 0, - (2008)

단행본

연구실적

  • 이영주_신규부임교수 기자재지원(1차_대학), 포항공과대학교 (2017-2018)
  • 이영주_신규부임교수 연구비지원(1차_대학), 포항공과대학교 (2017-2018)
  • 차세대 모바일 스코리지를 위한 초저전력 오류정정시스템(1차년도), 재단법인한국연구재단 (2016-2017)
  • 차세대 모바일 스토리지를 위한 초저전력 오류정정시스템, 재단법인한국연구재단 (2017-2018)
  • 초저전력 지능형 모바일 시스템을 위한 자율 정확도 스케일링, 삼성전자(주) (2017-2020)
  • 학생인건비통합관리과제, 포항공대산학협력단 (2017-2040)
  • 4.14637 이월과제, 재단법인한국연구재단 (2017-2018)
  • 이영주_신규부임교수 기자재지원(2차_학과), 포항공과대학교 (2018-2019)
  • 이영주_신규부임교수 연구비지원(2차_대학), 포항공과대학교 (2018-2019)
  • 차세대 모바일 스토리지를 위한 초저전력 오류정정시스템, 재단법인한국연구재단 (2018-2019)
  • 4.15032 이월과제, 재단법인한국연구재단 (2018-2019)
  • 이영주_신규부임교수 기자재지원(3차_학과), 포항공과대학교 (2019-2020)
  • 이영주_신규부임교수 연구비지원(3차_대학), 포항공과대학교 (2019-2020)
  • 차세대 모바일 스토리지를 위한 초저전력 오류정정시스템, 재단법인한국연구재단 (2019-2019)
  • 병렬 신경망 구조에 기반한 차세대 무선 통신용 초고효율 폴라 복호화 시스템, 재단법인한국연구재단 (2019-2020)
  • 초저전력 지능형 모바일 시스템을 위한 자율 정확도 스케일링, 삼성전자(주) (2019-2020)
  • 병렬 신경망 구조에 기반한 차세대 무선 통신용 초고효율 폴라 복호화 시스템, 재단법인한국연구재단 (2020-2021)
  • 공장자동화를 위한 채널부호화 방식 고도화 연구, 한국전자통신연구원 (2020-2020)
  • 벡터-연산자 확장을 통한 오픈ISA 기반 프로세서의 성능 개선, 한국전자통신연구원 (2020-2021)
  • 4.18374 이월과제, 재단법인한국연구재단 (2020-2021)

IP

  • 이영주,문승식, 오류 정정 부호에 기초한 오류 정정 방법 및 장치, 한국, 10-2020-0074852 (2020)
  • 이영주,홍승우, 무선 통신 네트워크에서의 저지연 저전력 물리 계층 보안 방법 및 장치, 한국, 10-2020-0053728 (2020)
  • 이영주,문승식, 저지연 복호화를 위한 키-방정식 연산 복호화 방법, 한국, 10-2020-0014261 (2020)
  • 이영주,홍승우, 사물인터넷 및 소형 웨어러블 디바이스를 위한 저지연 저전력 물리계층 보안 방법, 한국, 10-2020-0014254 (2020)
  • 이영주,김영석,이현훈,박군호, 3D CNN을 이용한 고속 영상 인식 방법 및 장치, -, PCT/KR2020/0006 (2019)
  • 이영주,감동윤,이제민, 병렬 SC 복호기의 멀티비트 부분합 네트워크 장치, -, PCT/KR2019/0171 (2019)
  • 이영주,감동윤,이제민, 극부호 복호 장치 및 방법, -, PCT/KR2019/0158 (2019)
  • 이영주,이현훈,김성목, 심근관류 자기공명 영상 분석 장치 및 방법, 한국, 10-2020-0010633 (2019)
  • 이영주,감동윤,이제민, 병렬 SC 복호기의 멀티비트 부분합 네트워크 장치, 한국, 10-2019-0077704 (2019)
  • 이영주,감동윤,이제민, 극부호 복호 장치 및 방법, 한국, 10-2019-0077703 (2019)
  • 이영주,문승식,변영훈,박종민, 뉴럴 네트워크 시스템 및 뉴럴 네트워크의 필터 데이터의 처리 방법, 한국, 10-2019-0145624 (2019)
  • 이영주,황석하,문승식, 대칭형 연접 BCH 복호화 장치 및 이를 이용한 비휘발성 메모리의 데이터 오류 정정 방법, 한국, 10-2019-0055909 (2019)
  • 이영주,감동윤, 통신 시스템에서 폴라 코드에 기초한 디코딩 방법 및 장치, 한국, 10-2019-0054843 (2019)
  • 이영주,김영석,이현훈,박군호, 3D CNN을 이용한 고속 영상 인식 방법 및 장치, 한국, 10-2019-0005188 (2018)
  • 이영주,김영석,박군호,이현훈, 동적으로 3D CNN을 이용하는 고속 영상 인식 방법 및 장치, 한국, 10-2019-0005200 (2018)
  • 이영주,이승구,하민호,변영훈, 뉴럴 프로세싱 장치 및 그것의 동작 방법, USA, 16/381,200 (2018)
  • 이영주,이승구,하민호,변영훈, 뉴럴 프로세싱 장치 및 그것의 동작 방법, 한국, 10-2018-0116612 (2018)
  • 이영주,이승구,하민호,변영훈, 뉴럴 프로세싱 장치 및 그것의 동작 방법, 한국, 10-2018-0116612 (2018)
  • 이영주,황석하, 플래시 메모리의 오류 정정을 위한 대칭형 연접 비씨에이치 복호화기와 이를 이용한 오류 정정 방법 및 시스템, 한국, 10-2018-0000922 (2017)
  • 이영주,황석하, 플래시 메모리의 오류 정정을 위한 대칭형 연접 비씨에이치 복호화기와 이를 이용한 오류 정정 방법 및 시스템, 한국, 10-2018-0000922 (2017)